Ввечері/на вихідних то більше до "ритуалів" йде
Читать полностью…
Думаю, делал тогда когда не было аппаратуры :)
Читать полностью…
Ну, я поки з софтовим працював. Але все рівно 2^x найефективніщим виходить. Там є варіанти не степенів 2, які теж досить швидкі, але не на стільки
Читать полностью…
ну бо FFT radix 2 ефективно тільки для степенів двійки працює. Робити інший розмір там геморойно і затратно
Читать полностью…
ну але паддити треба до розміру N+M-1, або округлити це вверх до 2^
Читать полностью…
інакше фолдінг хвостів згортки станеться і вони накладуться на корисний сигнал
Читать полностью…
Zynq - це SoC, там ARM процесор з периферією, і ще додатково FPGA. Вивчати одразу і те і те, може бути досить складно
Читать полностью…
другий лінк звідси - мабуть, те, з чого я б тобі радив почати читання. Там є загальний огляд відмінностей
Читать полностью…
ну воно сильно орієнтоване на конкретний тул, не рекомендую
Читать полностью…
https://www.intel.com/content/www/us/en/docs/programmable/683323/18-1/recommended-design-practices.html
є от також старіша версія документа по design practices, з Quartus Standard (попередній лінк - з Quartus Pro), тут менше читати
Але щоб на це були гроші треба працювати і постійно рости)
Читать полностью…
Я просто ввечері, на вихідних і у відпустку займаюсь різними речами)
Читать полностью…
я сьогодні копав під це, думав придумати щось для індивідуального захисту від суїцидників, але там радіуси смішні виходять
Читать полностью…
ну от в прикладі округлуювали до степеню 2
Читать полностью…
а, стоп, там для ФФТ виконували зеро паддінг для того щоб вирівняти розміри вибірок, після чого виконували 2 ффт з подальшим перемноженням спектрів
Читать полностью…
ну це було якраз там де згортка роз'яснюється
Читать полностью…
щоб зробити згортку двох сигналів довжинами N та M, потрібна довжина FFT N+M-1
Читать полностью…
алгоритмічна затримка FFT мінімум N-1 семплів, якщо не враховувати затримки в пайплайні
Читать полностью…
о, лол, в мене такий говін є)) Там м3 + ПЛІС
Читать полностью…
документи Інтела більш релевантні до FPGA в цілому
Читать полностью…
https://www.xilinx.com/video/hardware/how-to-convert-asic-code-to-fpga-code.html
в Xilinx от взагалі відео на цю тему є, але я не дивився
дякую. знач треба буде по ходу розбору ЦОС щось зробити на ПЛІСі)
Читать полностью…
Взагалі у Інтела наприклад є документ, як портувати код з асіка на фпга і навпаки. Його треба знайти, але неважко гуглиться. Якщо його прочитати то досить швидко зʼявиться уявлення про ключові відмінності
Читать полностью…
